WiFi - メモリ制御レジスタ RX

030h - W_RXCNT - Wifi 受信制御 (R/W)

ビット 説明
0    RX FIFO (書き込みのみ) へのラッチレジスタ (読み込みは常に0)
1-3  未知
4-7  常に０
8-14 未知
15   RX FIFO へのデータ受信キュー有効

ラッチレジスタを含むもの ：
W_BUF_RD_BEGIN, W_BUF_RD_END と、W_HWWRITECSR = W_WRITECSRLATCH

050h - W_BUF_RD_BEGIN - Wifi RX FIFO 開始位置 (R/W)

052h - W_BUF_RD_END - Wifi RX FIFO 終了位置 (R/W)

 0-15  Wifi メモリのバイトオフセット(通常 4000h ～ 5FFEh)

16ビット全て読み書きできるが、実際にはビット1～12 の 12ビットのみが 16ビットオフセットとして使われる。
下記のように、自動的にインクリメントが開始・終了される。
インクリメント後、adr = end ならば、adr = begin になる。

  W_BUF_RD_BEGIN and W_BUF_RD_END are reportedly "latched" when
  when bottom bit of W_RXCNT is set
  no idea if/where/what is "latched" to/from what location,
  eventually means that above register settings are forwarded to internal
  receive registers..?

054h - W_RXHWWRITECSR - Wifi RX FIFO 書き込み もしくは終了カーソル (R)

 0-11  RAMの16ビットアドレス
 12-15 常に０

ハードウェア制御の書き込み場所を指す。
次のパケットがどこに書き込まれるかを示す。

056h - W_WRITECSRLATCH - Wifi RX FIFO 書き込みカーソルラッチ (R/W)

 0-11  RAMの16ビットアドレス
 12-15 常に０

W_RXCNT の ラッチビット(W_RXCNT.Bit0)がセットされている場合、この値は W_RXHWWRITECSR にラッチされる。

05Ah - W_RXREADCSR - Wifi RX FIFO 読み込み もしくは開始カーソル (R/W)

 0-11  RAMの16ビットアドレス
 12-15 常に０

W_RXHWWRITECSR と同じような値を指定する。
これはソフトウェアで制御するもので、プログラマ自身が、パケットのロード後、自分でスタートカーソルを移動させる。
W_RXREADCSR != W_RXHWWRITECSR の場合、FIFOに処理待ちの1つ以上のパケットが存在する。
（パケットの長さを計算する方法については、HW RX ヘッダの項目参照。）
パケットが処理される時、ソフトウェアは次にパケットを読み込むための開始位置まで進めなければならない。

データ書き込み時、ハードウェア書き込みカーソルは、この値を進めてくれない。

• • • • @wikiへ